之前有说法称，AMD Zen5架构的单核理论性能相比Zen4可提升超过40％，相当不可思议，而根据MLID的最新说法，其中的秘密应该来自AVX-512指令集。
AVX-512指令集原本是Intel的独门秘籍，AMD Zen4架构开始支持，包括消费级的锐龙、数据中心级的霄龙，而尴尬的是，Intel因为使用大小核架构设计，下一代的Arrow Lake、Lunar Lake很大概率不再支持AVX-512(也没有超线程)，反倒成了AMD独享。
Zen4架构的AVX-512指令集是通过两个256位FPU浮点单元来组合执行的，可以更灵活一些，功耗也更低，但性能达不到极致。
Zen5架构将会引入512位FPU单元，可以直接执行AVX-512，性能更强，也可高效执行VNNI等指令，更有利于提升AI表现。
为此，Zen5架构也会在其他方面升级配合，方便喂给FPU单元足够的数据和指令。
比如增大一级缓存DTLB，一级数据缓存容量从32KB增大到48KB，比如载入存储队列加宽，比如FPU MADD延迟缩短一个时钟周期，等等。
此外，Zen5架构的整数执行流水线也会从8条增加到10条。
不过，二级缓存容量保持不变，每核心还是1MB。
